PATENT ABSTRACTS OF JAPAN

H H

(11)Publication number:

61-138330

(43)Date of publication of application: 25.06.1986

(51)Int.CI.

G06F 5/06

G06F 13/38

(21)Application number: 59-260225

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

10.12.1984


(72)Inventor: TAKAGI SHINYA

SAKAMOTO HISAO

(54) BUFFER CIRCUIT

(57)Abstract:

PURPOSE: To transfer data at a high speed by providing two buffers to input and output data to and from buffers simultaneously. CONSTITUTION: When a buffer select signal 21 is '1', data on a data bus I15 is outputted to a data bus A12A, and input data is written on a buffer A11A when a write signal 13A of the buffer A11A becomes '1'. At this time, a read—enable terminal RE14B becomes '1', and data is outputted onto a data bus B12B. Further, data on the data bus B12B is outputted to a data bus O16 at this time since a multiplexer MUX19 selects the data bus B12B. When the buffer select signal 21 is '0', input data is written on a buffer B11B, and data is outputted from the buffer A11A.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

. 19 日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭61 - 138330

@Int_Cl_1

識別記号

庁内整理番号

❸公開 昭和61年(1986)6月25日

G 06 F 5/06

7230-5B A-7165-5B

未請求 発明の数 1 (全3頁) 審査請求

❷発明の名称

バツフア回路

②特 昭59-260225

29出 願 昭59(1984)12月10日

四発 明者

木 本

高

盐, 男 久.

敏男

門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地

松下電器産業株式会社内

包出

砂発

松下電器産業株式会社

門真市大字門真1006番地

弁理士 中尾

外1名

1、発明の名称

パッファ回路

2、特許請求の範囲

2つのパッファを持ち、これらのりち一方が入 カ用として使用されている時はもり一方が出力用 として使用可能となるよりに構成したパッファ回 路。

3、発明の詳細な説明

産業上の利用分野

本発明はデータ転送時に用いる入出力を同時に 行りパッファ回路に関するものである。

従来の技術

従来のパッファ回路は、例えば第2図に示すよ うな構成であった。第2図において、1はパッフ ァ、2はデータパス、3はパッファ1にデータを 入力するためのライト信号。 4はパッファ1から データを読取るためのリード信号である。とのよ うに従来は1つのバッファのみでパッファ回路を 構成していた。

発明が解決しよりとする問題点

とのよりな従来の構成では、データをバッファ に入力している間はパッファからデータを出力出 来ないという問題があった。本発明はこのような 問題点を解決するもので、データの入出力を同時 ・忙行りことのできるパッファ回路を提供すること を目的としている。

問題点を解決するための手段

この問題点を解決するために本発明は、2つの パッファを用いている。

作用

との構成により、一方のパッファがデータ入力 に使用されている間、もり一方のパッファをデー タ出力用として用いることができる。

第1図は本発明の一実施例による入出力を同時 に行りパッファ回路のプロック図である。 第1図 にかいて、114はパッファム。11Bはパッフ ァB , 1 2 A はデータパス A 、1 2 B はデータバ スB, 13A, 14A, 13B, 14Bはそれぞ

2 ~- "

れパッファAのライトイネーブル端子、リードイ オープル端子、パッファBのライトイネープル燃 子、リードイネーブル端子、15は入力用のデー タパス【、16は出力用のデータパス0、17は データパスI15の入力データをデータパスム 1.2 ▲ またはデータパスB12Bのどちらか一方に 出力するためのデマルチプレクサ(D M U X),18は DMUX17のセレクト端子、19はデータパス ▲12▲またはデータパスB12Bからの入力の どちらか一方をデータパス018に出力するため のマルチプレクサ(単UI)、20は単UI19 のセレクト雄子、21はパッファセレクト信号、 22はライト信号である。DMUX1では、パッ ファセレクト信号21が"1"のとき、データバ ス▲を選択するものであり、このとき、データパ スB12▲に対してはハイ・インピーダンスとな る。またMUX19はパッファセレクト信号21 が"1"のとき、データパスBを選択するもので ある。

以上のように構成された本実施例のパッファ回

来のバッファ回路のブロック図である。

1 … …パッファ、3 … … ライト信号、4 … … リード信号、1 1 4 … … パッファ A、1 1 B … … パッファ B、1 7 … … デマルチプレクサ、1 9 … …マルチプレクサ、2 1 … … パッファセレクト信号、2 2 … … ライト信号。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


路について以下その動作を脱明する。 バッファセレクト信号21が"1"のとき、データバスI15上のデータは、データバスA12Aに出力され、バッファAのライト信号13Aが"1"となった時、入力データはバッファAに書き込まれる。 この時、パッファBのリードイネーブル端子14Bが"1"となり、データバスB上にデータが出力される。 更にこの時、MUX1日はデータバスBは選択しているので、データバスB上のデータがデータバス018に出力される。 逆にバッファセレクト信号21が"0"の時、バッファBに入力データが出力される。

発明の効果

以上のように、本発明によれば、2つのパッファを持つことによってパッファへのデータの入出力を同時に行うこりができ、データ転送を高速に行うことができる。

4、図面の簡単な説明

第1図は本発明の一実施例における入出力を同時に行うパッファ回路のプロック図、第2図は従



基 2 度

